0. 새로운 프로젝트 만들기
1. 새로운 IP (AXI4 Peripheral )만들기
vivado 새로운 창이 뜨면서 IP를 만들고 수정할 수 있음
2. Create Block Design
내가만든 프로젝트에서 Block을 Design을 하는 것
3. IP refresh하는 법
전부 초록색 체크되게 하고 Review and Package
4. Vitis하려면 UART필요
5. Block을 HDL코드로 묶기
노란색 표시를 눌러서 validate check를 한 후
design source에서 파일 이름(오렌지색) 우클릭 후 Create HDL wrapper(auto update체크)
6. 필요하면 XDC(constraint파일 수정)
sys_clock같은 것들
이 과정까지 vivado로 만든게 platform
platform : application을 돌리기 위한 환경 ex)window, linux 등
6-1.
MAKEFILE 수정(ip repo -> 폴더 -> src)
INCLUDEFILES=$(wildcard *.h)
LIBSOURCES=$(wildcard *.c)
OUTS = $(wildcard *.o)
7. Generate Bitstream
8. 하드웨어적인 것을 추출
file -> export -> export hardware -> Include bitstream(우리가 만든 비트스트림을 포함)
9. tools (vitis : c언어 툴)-> launch vitis IDE -> 코딩 결과물 저장할 폴더 선택 후 launch(보통 vitis폴더 만들어줌)
보통 프로젝트 경로에 vitis폴더 만들어 준 그곳에 넣어줌
10. tools -> Launch Vitis IDE
11. Vitis Serial Terminal 찾기
12. 보드 실행해보기
'컴퓨터구조' 카테고리의 다른 글
Single Cycle CPU (RISC-V, RV32I) (0) | 2025.05.29 |
---|---|
I2C 통신 (0) | 2025.05.21 |
SPI Slave Interfac 설계, MicroBlaze (0) | 2025.05.20 |
SPI 통신 특징 및 다른 통신(UART, I2C와의 비교 (0) | 2025.05.19 |
AXI protocol (0) | 2025.05.12 |